Family list 9 family members for: JP61166074 Derived from 7 applications.

- METHOD FOR RECRYSTALLIZING SPECIFIED PORTIONS OF A NON-CRYSTALLINE SEMICONDUCTOR MATERIAL TO FABRICATE A SEMICONDUCTOR DEVICE THEREIN Publication info: DE3587100D D1 - 1993-03-25
- METHOD FOR RECRYSTALLIZING SPECIFIED PORTIONS OF A NON-**CRYSTALLINE SEMICONDUCTOR MATERIAL TO FABRICATE A SEMICONDUCTOR DEVICE THEREIN** Publication info: DE3587100T T2 - 1993-09-09
- A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology. Publication info: EP0178447 A2 - 1986-04-23

**EP0178447 A3** - 1988-02-03 EP0178447 B1 - 1993-02-17

- MANUFACTURE OF SEMICONDUCTOR DEVICE Publication info: JP61089621 A - 1986-05-07
- INSULATED GATE TYPE TRANSISTOR AND MANUFACTURE THEREOF Publication info: JP61166074 A - 1986-07-26
- MANUFACTURING METHOD OF AN IC AND DEVICE Publication Info: KR9000561 B1 - 1990-01-31
- METHOD FOR RECRYSTALLIZING SPECIFIED PORTIONS OF A NON-CRYSTALLINE SEMICONDUCTOR MATERIAL TO FABRICATE A SEMICONDUCTOR DEVICE THEREIN Publication info: US5077233 A - 1991-12-31

Data supplied from the esp@cenet database - Worldwide

# INSULATED GATE TYPE TRANSISTOR AND MANUFACTURE THEREOF

Patent number:

JP61166074

**Publication date:** 

1986-07-26

Inventor:

**MUKAI RYOICHI** 

Applicant:

**FUJITSU LTD** 

Classification:

- international:

H01L29/786; H01L21/762; H01L29/66; H01L21/70;

(IPC1-7): H01L21/208; H01L27/12; H01L29/78

- european:


H01L29/786B4; H01L29/786E2

Application number: JP19850006221 19850117 Priority number(s): JP19850006221 19850117

Report a data error here

# Abstract of JP61166074

PURPOSE:To prevent the deterioration of the performance of SOI structure, and to improve yield by forming a channel region in the lower section of a gate into a single crystal region selectively shaped into a recrystallized silicon layer. CONSTITUTION:An insulated gate consisting of a gate oxide film 5 and a gate electrode 6 is shaped onto a single crystal region 113, which is formed selectively to an silicon pattern Ptr composed of a recrystallized silicon layer 103 on an SiO insulating film 2 and in which there is no crystal grain boundary, and a channel region ch is shaped into the single crystal region 113. Accordingly, a short circuit between a source and a drain. the variation of threshold voltage, the increase of leakage currents, etc. due to the diffusion of an impurity in source-drain regions in a subsequent high-temperature heat treatment process are prevented, and the speed of the operation is also not decelerated because the carrier mobility of the channel region also does not lower.



Data supplied from the esp@cenet database - Worldwide

GB 日本国特許庁(JP)

の特許出願公開

# 四公開特許公報(A)

昭61 - 166074

@Int\_Cl.4 H Of L

29/78 21/208

27/12

庁内整理番号

@公開 昭和61年(1986)7月26日

8422-5F 7739-5F

7514--5F

審査請求 未請求 発明の数 2 (全6 頁)

❷発明の名称

絶縁ゲート型トランジスタ及びその製造方法

顧 昭60-6221 創特

22出 顧 昭60(1985)1月17日

者 個発 明

井 向

疳

識別記号

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

宫士通株式会社 仍出 顋 人

20代 理

弁理士 松岡 宏四郎

1.発明の名称

絶縁ゲート型トランジスタ及びその製造方法 2. 特許請求の範囲

1. 絶縁基体上に配設された半導体再結晶層に形 成され、少なくともチャネル領域のみが選択的に 結晶粒界のない単結晶層よりなることを特徴とす る絶縁ゲート型トランジスタ。

2. 絶縁基体上に非単結晶半導体層を成長させる 工程と、該半導体層上に反射防止膜を形成する工 程と、故反射防止膜に該半退体層に形成されるト ランジスタのチャネルとなる領域を表出する開孔 を形成する工程と、鎮反射防止膜上からレーザ・ ビーム走査を行って該半導体層を順次将融再結晶 させ綾礀孔の下部に選択的に単結晶領域を形成す る工程と、該単結晶領域上に絶縁ゲートを形成す る工程とを含むことを特徴とする絶縁ゲート型ト ランジスタの製造方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は絶縁ゲート型トランジスタに係り、特 に絶縁基体上の半導体層上に形成される絶縁ゲー ト型トランジスタの構造に関する。

絶縁ゲート型デバイス (MOSデバイス) にお いて、素子間分離耐圧の向上、寄生容量の低減に よる動作速度の向上、更には高集積化手段として の3次元デバイスの構成等の置から、絶縁膜等の 絶縁基体上にシリコン暦を形成し、核シリコン暦 に半導体素子を作り付けるSOI(Silicon On In aulator)構造が往目されている。

然しながら終SOI構造のMOSデバイスにお いては、路縁基体上のシリコン層が、シリコン単 結晶基板の場合と異なり完全に結晶粒界がない単 結晶とはなっていないために、リーク電流の増大。 関値電圧の変動等によって接デバイスがシリコン 風結晶基板に形成される通常のMOSデバイスに 比べて性能的に劣るという問題があり、該SOI 構造のMOSデバイスの性能向上が強く要望され ている。

[従来の技術]

## 特開昭61-166074(2)

SOI構造のMOSトランジスタは、従来第3 図(8)乃至(8)の工程断面図に示すような方法で形成されていた。

#### 第3図(a)参照

即ち、先ずシリコン基板 1 上に例えば熱酸化法により厚さ 1 μ m 程度の二酸化シリコン(Si0 a) 組織 2 を形成し、

次いで核SiOx絶縁膜2上に化学気相成長 (CVD) 法により厚さ例えば4000人程度の多結晶 (若しく非晶質) シリコン層3を形成する。

#### 第3図(6)参照

次いで該多結晶シリコン層 3 上に C V D 法により反射防止膜 4 を形成した後、

終多結晶シリコン暦 3 の全面上をアルゴンイオン・レーザビームLBにより走査して順次溶験し該シリコン暦 3 を再結晶シリコン暦103 とする。なお203 はシリコン溶融領域を示す。

第4図は核レーザビーム走査の方法を示す模式 平面図で、走査は例えば基板側を動かして矢印 m のように蛇行して行う。そして蛇行ビッチ p は図

放ゲート電極6をマスクにして砒素 (A s) のイオン注入を行い、所定のアニール処理を行って、n・型ソース領域7及び□・型ドレイン領域8を形成する。

## 第3図の参照

そして以後通常の方法により、層面絶縁膜9を 形成し、終層間絶縁膜9にコンタクト窓10を形成 し、終層間絶縁膜9上にソース配線11及びドレイ ン配線12を形成しSOI構造のMOSトランジス タが完成せしめられていた。

## (発明が解決しようとする問題点)

示のようにビームスポットSの直径Dより狭くして、溶融領域がオーバラップするようにする。

#### 第 3 関 (c) 参照

次いで上記再結晶シリコン暦103 に例えば硼素 (B)をイオン注入し、所定のアニール処理を施 して該再結晶シリコン暦103 をp型とし、

次いで複再結晶シリコン層103 を所定のトランジスタ形状にパターンニングして該SiO±絶縁膜 2 上にp型の再結晶シリコン層パターン103aを形成 ナム

#### 第3页(4)参照

次いで通常のMOSトランジスタの形成方法に 従って、

熱酸化法により接再結晶シリコン層パターン10 3a上にゲート酸化膜 5 を形成し、

CVD法により該主面上に多結晶シリコン暦を 形成し、

数多結晶シリコン層のパターンニングを行って 抜ゲート酸化膜 5 上に多結晶シリコン・ゲート電 振 6 を形成し、

そのためなSOI層に形成されるMOSトランジスタのチャネル領域内に上記結晶粒界が存在した場合には、ソース、ドレイン領域形成後に行われるゲート酸化膜の表質単位を減少させるためのアニール処理(1050で程度)、層間絶縁膜のリフロー処理(1050で程度)によって上記結晶粒界を伝ってソース、ドレイン領域の不純物が急速にの変し、ソースードレイン間ショート、領値電圧の変動・リーク電波の増大等の性能劣化を生じ、製造を習りも大幅に低下するという問題があった。

## (問題点を解決するための手段)

上配問題点の解決は、絶縁基体上に配設された 再結晶半導体層に形成され、少なくともチャネル 領域のみが選択的に結晶粒界のない単結晶層より なる本発明による絶縁ゲート型トランジスタ び絶縁基体上に非単結晶半導体層を成長させる 程と、該足射防止膜に該半導体層に形成される と、該反射防止膜に該半導体層に形成される シジスタのチャネルとなる領域を設出する開孔を 形成する工程と、該反射防止膜上からレーザ・ビ ーム走査を行って該半期体層を販次溶融再結晶させ該開孔の下部に選択的に単結晶領域を形成する 工程と、該単結晶領域上に絶縁ゲートを形成する 工程とを含む本発明による絶縁ゲート型トランジ スタの製造方法によって連成される。

#### (作用)

即ち本発明は、SOI技術において小領域であれば結晶粒界のない単結晶領域を再現性良く形成することが極めて容易なことから、少なくとも絶縁ゲート型トランジスタの性能劣化に最も影響を及ぼすチャネル領域のみを選択的に結晶粒界の存在しない単結晶領域とするSOI構造の絶縁が一ト型トランジスタとその製造方法を提案するものであり、これによってSOI構造の性能劣化が防止されその製造歩智りの向上が関れる。

#### (実施例)

以下本発明を一実施例について、第1図(4)乃至(6)に示す製造工程斯面図、及び第2図に示すレーザ・ビーム走査における温度プロファイル図を参照し、製造方法によって具体的に説明する。

形するのを押さえる働きをも兼ねる。

## 第1図(0)参照

次いで上記基板を例えば 450 で程度に空気中で加熱した状態で、上記反射防止膜 4 上から核基板 面を例えばアルゴンイオン・レーザビームLBにより矢印血 (第4図と同様) のように走査し、該多結晶シリコン層 3 を順次溶融再結晶させて核シリコン層を再結晶シリコン層103 とする。 (203は溶融シリコン領域)

なおこの際のレーザピームは、反射率2~5% 程度の反射防止膜4下部ではシリコンが十分に溶 融され、反射率32~40%を有するシリコン面は直 に当たったレーザピームによっては溶融されない ような強度及び走査速度に調整される。

かかる条件の一例は、

レーザ出力

10 W

ビーム・スポット径 50μm

走査速度

5 cm / 20

## 程度である。

上記条件のレーザピーム走査により反射防止膜

全図を通じ同一対象物は同一符号で示す。

#### 第1図(4)参照

本発明に係わるSOI構造のMOSトランジスタを形成する際には、従来通りシリコン基板1上に熱酸化法で厚さ1μm程度のSiOェ絶縁膜2を形成し、協絶縁膜2上にCVD法により厚さ例えば4000人程度の多結晶(若しくは非晶質)シリコン層3を形成し、所定環度の硼素(B)をイオン注入して複多結晶シリコン層3をp型化する。

#### 第1図60参照

次いで例えば熱酸化法で該多結晶シリコン暦 3 上に厚さ 300 人程度のSiO. 薄膜21を形成し、次いでC V D法により該SiO. 薄膜21上に厚さ300 人程度の変化シリコン (Si.N.) 膜22を形成し、

次いで通常のフォトリソグラフィ技術により、 抜SisN。膜22とSiOs薄膜21にMOSトランジスタ のチャネルが形成される領域Acaを表出する開孔 23を形成する。

なおS10:薄膜21とSi.N。膜22は反射防止膜 4 で あり、Si.N。膜22は且つ溶融したシリコン層が変

の開孔23の下部領域はレーザビームの中心が開孔23の中心を通過した際第2図のカーブでに示すような温度プロファイルになり、協領域のシリコン暦は周囲の反射防止膜4下部の溶融されているシリコン暦の余然によって溶融される。

そしてビーム通過後最低温度の中心部から再結 晶化が始まって順次周囲に成長するので鎮領域は 結晶粒界のない単結晶領域113 となり、反射防止 膜4の下部領域は従来同機の再結晶シリコン層10 3 となる。

なお前述したようにオーバラップして走査されるレーザピームの中心以外の部分が開孔23上を通過しても、単結晶領域113 が再び海融されることはないので、開孔部の結晶粒界の無い単結晶領域はその優雑持される。

また上記レーザピーム走査において、ピーム・スポット系は少なくとも走査方向に直角な方向の 開孔23幅より大きいことが必要である。

## 第1図四参照

反射防止膜 4 のSiaN4 膜22を燐酸ポイル等の方

法で除去し、S10 \* 薄膜21を弗酸系の液で除去した後、通常のフォトリソグラフィ技術により上記単結晶領域113 を含む再結晶シリコン暦103 をトランジスタ形状にパターンニングする。 P \* \* \* は同トランジスタ形状シリコンパターンを示す。

#### 第1図(e)参照

次いで無酸化法によりはパターンP いのシリコン層 (113及び103) の裏面に所定の厚さのゲート酸化膜 5 を形成し、次いで C V D 法で該基板上に厚さ例えば4000 A 程度の多結晶シリコン層を形成し、通常のフォトリソグラフィ技術によって該多結晶シリコン層のパターンニングを行ってはシリコンパターンP いの単結晶領域113 上に多結晶シリコン・ゲート電極 6 を形成する。

#### 第1図(1)参照

次いで通常とおりゲート電極 6 をマスクにしシリコンパターンP・の再結晶シリコン暦103 に砒素 (As) を所定の高濃度にイオン注入し、所定のアニール処理を施してn・型ソース領域7及びn・型ドレイン領域8を形成し、本発明の特徴を

## (発明の効果)

以上説明のように本発明に係わるSOI構造のMOSトランジスタ即ち絶縁基体上の絶縁ゲート型トランジスタにおいては、ソース及びドレイン関域は再結晶シリコン層に形成されるが、少ないのでを表す。 いっと でいるので、ソースードレイン間ショート、 の位 位 での変動、リーク電流の増大等は防止され、のでまたが 現るのますり でありませる。

従って本発明はSOI構造の半導体集積回路装置等の性能及び製造歩留りの向上に有効である。 4.図面の簡単な説明

第1図(a)乃至(s)は本発明に係わるSOI構造の 絶縁ゲート型トランジスタの製造方法の一実施例 を示す工程斯面図。

第2回はレーザビーム走査における温度プロファイル図、

第3図(3)乃至(6)は従来の製造方法を示す工程断

有するトランジスタ構造が完成する。

即ち本発明の構造においては、例えば上記の方法によってSiOa 絶縁腺 2 上の再結晶シリコン暦10 3 よりなるシリコンパターンP いた選択的に形成された結晶粒界のない単結晶領域113 上にゲート酸化腺 5 及びゲート 電極 6 よりなる組縁ゲートが形成されてなっており、 該単結晶領域113 内にチャネル領域chが形成される。

従って以後の高温熱処理工程におけるソース・ドレイン領域の不純物の拡散による、ソースードレイン間ショート、関値電圧の変動、リーク電流の増大等は防止され、且つチャネル領域のキャリア易動度も低下しないので動作速度の低下も防止される。

#### 第1図(6)参照

そして以後通常の方法により、層間絶縁膜9を形成し、該層間絶縁膜9にコンタクト窓10を形成し、 該層間絶縁膜9上にソース配線11及びドレイン配 線12を形成し本発明に係わるSOI構造のMOS トランジスタが完成せしめらる。


## 面図、


第4図はレーザピーム走査の方法を示す模式平 **函図である。** 


### 図において、


- 1 はシリコン基板、
- 2は二酸化シリコン絶縁膜、
- 3 は多結晶シリコン層、
- 4 は反射防止膜、
- 5はゲート酸化膜、
- 6はゲート電極、
- 7はソース領域、
- 8はドレイン領域、
- 21は二酸化シリコン薄膜、
- 22は窒化シリコン膜、
- 103 は再結品シリコン图、
- 113 は単結晶領域、
- 203 は溶融シリコン領域、
- chはチャネル領域、
- Aeaはチャネル形成領域、
- LBはレーザビーム


第 1 図




















# 特開昭 61-166074 (6)












第 3 図



第 4 図

